

# Správa o hardvérových implementáciách šifrovacieho algoritmu IDEA.


Všetky informácie vyskytujúce sa v tejto správe sú čerpané z prostredia Internetu. Podarilo sa mi nájsť tri VLSI implementácie ktoré popisuje táto dokumentácia.

## AMIED - Final Project Report, Final Activity Report


Projekt sa zaobrá synchrónnou a asynchronálnou verzii VLSI implementácie IDEA algoritmu. Celý projekt je navrhovaný a simulovaný pomocou VHDL jazyka. Výsledný produkt je syntetizovaný pomocou programu Synopsys, pričom vytvorený návrh je implementovaný na CMOS obvod vyrobený technológiou 0.6 mikrometra. Takt čipu beží na 8 MHz a napájanie je 5V. Čip sa skladá z dvoch častí. Prvou je interfejs na PCI zbernicu a druhou časťou je samotné IDEA jadro. Sú implementované dve verzie jadra:

- Asynchronné jadro
- Synchrónne jadro

Architektúra pozostáva z 5 kôl. 4 kolá využíva IDEA algoritmus a 5. kolo je použité na výstupnú transformáciu. Na obr. 1 a 2 sú zobrazené jednotlivé implementácie.



Obr. 1 IDEA Core Block Diagram (Synchronous Version)



Obr.2 IDEA Core Block Diagram  
(Asynchronous Version)

### Asynchronný návrh


Rozdiel medzi synchrónnou a asynchrónnou verziou je, že asynchrónna verzia nemá implementované hodiny ktoré bi riadili celý proces šifrovania. Asynchrónna verzia má navrhnutý riadiaci obvod ktorý nahradzuje hodiny v synchrónnej verzii. Obvod je navrhnutý ako nedeterministický model správania bez hazardov. Veľa súbežných signálov je kontrolovaných arbitrom za účelom vyvarovania sa hazardom.

### Synchrónny návrh

Táto verzia jadra je v oblasti návrhu a neboli ešte vytvorený prototyp.


## Improved IDEA

Improved IDEA je založený na „HIPCrypto Chip“ [2] ktorého bloková schéma je na obr. 4.



Obr. 4 HIPCrypto Chip

## The Research and Design of a High Performance IDEA Chip



Obr. 3 Bloková schéma IDEA čipu

Na obr. 3 je zobrazená bloková schéma čipu [3]. Jadro čipu je riešené pomocou „pipelines“ aby sa dosiahla maximálna príepustnosť šifrovania. V každej „pipeline stage“ sa inštrukcie vykonávajú nezávisle od inej „pipeline stage“.

Tento projekt je zaujímavý hlavne preto, lebo rozoberá viacero návrhov ako riešiť veľký problém v algoritme IDEA šifry. Je to problém matematickej operácie:

$$xy \bmod (2^n - 1)$$

V tabuľke 1 je porovnanie 4 metód implementácie tejto matematickej operácie.

	Time Delay	Savings	Tranzistors
Special Method	81,2 ns		12910
Zimmermann	90 ns	9,8%	13694
Wrzyszcz	227,2 ns	62,3%	12396
Wang	184,8 ns	56,1%	12686

Tab. 1 Porovnanie div a mod operácií

## Porovnanie rôznych implementácií

Implementácia	MHz	Mbit/sec	efektívnosť
AMIED	5	64	12,8
High Performance IDEA Chip	8,25	66	8
HIPCrypto Chip	53	424	8
12 x Ultra-III processors	400	147,13	0,367825
Pentium III	400	28	0,07
Pentium II	450	23,53	0,052288889

## Záver

Nepodarilo sa mi nájsť konkrétné implementácie či už VLSI alebo VHDL modelov šifry IDEA. Podarilo sa mi sústrediť viacero informácií ktoré by mohli viesť k efektívnejšiemu návrhu a implementácií.

## Zdroje

- [1] AMIED Final Project Activity Report -  
<http://www.esdlpd.dimes.tudelft.nl/Deliverables/Public/AMIED/FinalProjectActivityReport.pdf>
- [2] <http://www.cos.ufrj.br/~felipe/recentpapers/sbcc2000.pdf>
- [3] [http://163.22.20.99/NTP/Thesis\\_Chen.pdf](http://163.22.20.99/NTP/Thesis_Chen.pdf)

## Nepreskúmané zdroje

O.Y.H. Cheung, K.H. Tsoi, P.H.W. Leong, and M.P. Leong, "Tradeo®s in parallel and serial implementations of the international data encryption algorithm IDEA," *Lecture Notes in Computer Science*, vol. 2162, pp. 333–, 2001.

H. Bonnenberg, A. Curiger, N. Felber, H. Kaeslin, and X. Lai, "VLSI implementation of a new block cipher," *Proceedings of the IEEE International Conference on Computer Design: VLSI in Computer and Processors*, pp. 501–513, 1991.

A. Curiger, H. Bonnenberg, R. Zimmermann, N. Felber, H. Kaeslin, and W. Fichtner, "VINCI: VLSI implementation of the new secret-key block cipher IDEA," *IEEE Custom Integrated Circuits Conference*, pp. 15.5.1–15.5.4, 1993.

R. Zimmermann, A. Curiger, H. Bonnenberg, H. Kaeslin, N. Felber, and W. Fichtner, "A 177mb/s VLSI implementation of the international data encryption algorithm," *IEEE Journal of Solid-State Circuits*, vol. 29, pp. 303–307, March 1994.

M.P. Leong, O.Y.H. Cheung, K.H. Tsoi, and P.H.W. Leong, "A bit-serial implementation of the international data encryption algorithm IDEA," *2000 IEEE Symposium on Field-Programmable Custom Computing Machines*, pp. 122 –131, 2000.

S. Wolter, H. Matz, A. Schubert, and R. Laur, "On the VLSI implementation of the international data encryption algorithm IDEA," *Proceedings of the IEEE Symposium on Circuits and Systems*, vol. 1, pp. 397–400, 1995.

S. L. C. Salomao, V. C. Alves, and E. M. C. Filho, "Hipcrypto: A high-performance VLSI cryptographic chip," *Proceedings of the Eleventh Annual IEEE ASIC Conference*, pp. 7–11, 1998.

A. V. Curiger, H. Bonnenberg, and H. Kaeslin, "Regular VLSI architectures for multiplication modulo ( $2n + 1$ )," *IEEE Journal of Solid-State Circuits*, vol. 26, pp. 990–994, July 1991.